PAT-NO:

JP02000111601A

**DOCUMENT-IDENTIFIER:** JP 2000111601 A

TITLE:

CONNECTABILITY TESTING SYSTEM

**PUBN-DATE:** 

April 21, 2000

# **INVENTOR-INFORMATION:**

NAME

COUNTRY

MILLER, JOHN N/A RICHARD, OTIS N/A CHENMIN, ZAN N/A

# ASSIGNEE-INFORMATION:

NAME

COUNTRY

HEWLETT PACKARD CO N/A

APPL-NO:

JP11241929

APPL-DATE: August 27, 1999

**PRIORITY-DATA:** 98141957 (August 28, 1998)

INT-CL (IPC): G01 R 031/02, G01 R 031/28

# ABSTRACT:

PROBLEM TO BE SOLVED: To provide a technology for testing connectability of bidirectional pads in a component or a chip of an integrated circuit.

SOLUTION: A component or a chip 100 of an integrated circuit has bidirectional pads 110A to 110C, 111A to 111C and the core logical part 101. These bidirectional pads 110A to 110C, 111A to 111C can process a signal received from the outside of the chip 100 by the core logical part 101, and sends out a signal generated by the core logical part 101 from the chip 100. The bidirectional pads 110A to 110C, 111A to 111C are constituted so as to make a pair like the bidirectional pads 110A and 111A. The bidirectional pads 110A to 111C, 111A to 111C are also respectively connected to a test logical element 120 through a signal passage 121.

9/26/06, EAST Version: 2.1.0.14

COPYRIGHT: (C)2000,JPO

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-111601 (P2000-111601A)

(43)公開日 平成12年4月21日(2000.4.21)

(51) Int.Cl.7		識別記号	FΙ		テーマコート*(参考)
G01R	31/02		G 0 1 R	31/02	
	31/28			31/28	U
					C

## 審査請求 未請求 請求項の数1 OL (全 12 頁)


(21)出願番号	特願平11-241929	(71)出顧人	398038580
			ヒューレット・パッカード・カンパニー
(22)出願日	平成11年8月27日(1999.8.27)		HEWLETT-PACKARD COM
			PANY
(31)優先権主張番号	09/141957		アメリカ合衆国カリフォルニア州パロアル
(32)優先日	平成10年8月28日(1998.8.28)		ト ハノーパー・ストリート 3000
(33)優先権主張国	米国 (US)	(72)発明者	ジョン・ミラー
			アメリカ合衆国 カリフォルニア州,ロッ
•			クリン, ダーラム・コート 4718
		(74)代理人	100073874
			弁理士 萩野 平 (外4名)
			最終頁に続く

# (54) 【発明の名称】 接続性テストシステム

# (57)【要約】

【課題】 集積回路のコンポーネントまたはチップにおける双方向性パッドの接続性をテストするための技術を提供すること。

【解決手段】 集積回路のコンボーネントまたはチップ 100は、双方向性の双方向性パッド110A~110 C.111A~111Cと、コア論理部101とを有している。これらの双方向性パッド110A~110C,111A~111Cは、チップ100外から受信した信号をコア論理部101によって処理可能であり、コア論理部101によって発生した信号をチップ100から送り出す。また、双方向性パッド110A~110C,111A~111Cは、双方向性パッド110Aおよび111Aのように対をなすように構成されている。さらに、双方向性パッド110A~110C,111A~111Cは、それぞれ信号経路121を介してテスト論理素子120に接続されている。



1

## 【特許請求の範囲】

【請求項1】 チップのパッドの接続性をテストする接続性テストシステムであって、

パッド対として指定されている複数のパッドと、 第1の入力および第1の出力を有するパッド対の第1の パッドに関連した第1のテスト論理部と、

第2の入力および第2の出力を備えたパッド対の第2のパッドに関連した第2のテスト論理部と、を備え、

前記第1の入力が前記第2の出力に結合され、前記第2 の入力が前記第1の出力に結合されることを特徴とする 10 接続性テストシステム。

# 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、プリント回路基板 に実装されたコンポーネントを含む電子アセンブリのテストに係り、特に、コンポーネントに設けられたパッド の入力/出力テストに関する。

## [0002]

【従来の技術】超大規模集積(VLSI)回路テクノロジは、高性能および小サイズ化の要求によってますまま 20 す回路が複雑さを増していくことにより、急速に変化している。VLSIを製造する全てのレベルでの製造テスト技術の改良についての重要度は、より新しいテクノロジ、より高い生産歩留まり要求、および市販されるまでのより厳しいタイムスケジュールのために増大している。バウンダリスキャンテスト(boundary scan testing)方法は、当該従来技術において周知のところである。バウンダリスキャンテストは、一般に、順序回路テストの生成問題(generation problem)を組み合わせ回路のテスト生成問題にマッピングして用いられている。 30 しかしながら、回路は、分離型または組み込み型のスキャンまたはシャドーレジスタを含む走査経路テストハードウェアを有するように、予め設計されなければならない。

【0003】典型的な例の場合、メモリカードには、ランダムアクセスメモリによって構成されるいくつかの集積回路(IC)チップが配置されている。ランダムアクセスメモリは、一般に、ダイナミック・ランダムアクセスメモリ(DRAM)またはスタティック・ランダムアクセスメモリ(SRAM)である。DRAMおよびSR 40AMは、当該技術において周知のように、両方とも揮発性メモリの一種である。DRAMおよびSRAMは、ハードドライブのような不揮発性メモリデバイスひ比べてアクセス時間が比較的速い。

【0004】メモリチップが配置されたメモリカード ンの記憶によって、これらの領域の既知状態に変化は、メモリカードのプリント回路基板の所定位置にチップがハンダ付けされる場合が多い。ハンダ付けプロセス の最中に、集積回路チップが損傷を被る可能性がある。 また、ハンダ付け接続箇所に欠陥があるかもしれない。 上述のテストプロセスが繰り返される。そして、他ハンダ付け接続箇所の欠陥には、基本的に2つのタイプ 50 ップもそれぞれ同様のテストを受けることになる。

がある。第1のタイプの場合として、オープン状態では、ICチップのピンからプリント回路基板への電気的接続が行えない。第2のタイプとしてハンダ欠陥等の場合により生じるショート状態では、2つ以上のピンが互いに電気的に接続されてしまう。ICが損傷を受けるか、ハンダ欠陥が生じると、メモリカードは適正に機能しなくなる。したがって、ICの各ピンからプリント回路基板への電気的接続性をテストすることが望ましい。こうしたテストは、ICのピンがICとメモリカードのインターフェイスが行われる回路との境界を形成するので、一般に、バウンダリスキャンテストと呼ばれている。

【0005】チップ製造の他の段階におけるチップのテストも重要である。例えば、チップに対するチップパターンの形成後、およびウェーハからのチップの切断後に、チップの個々のコンポーネントの接続性をテストすることは重要である。これらの場合、バウンダリスキャンテストを実施して、接続性をテストすることも可能である。

【0006】例えば、DRAMおよびSRAMの場合、 当該従来技術において周知のプログラマブルテスターお よびテスト方法を利用して、バウンダリスキャンを素早 く実施することが可能である。典型的なバウンダリスキ ャンテストにおいては、テスト装置にメモリカード等の メモリ装置が挿入される。テスト装置は、メモリ装置を 構成する全てのメモリ素子を0または1の状態にセット する。次に、テスターは、メモリ装置の問題となる領域 を選択して、該領域にパターンを書き込む。次に、テス ターは、問題となる領域を読み取り、書き込まれたパタ 30 ーンと読み取られたパターンとの比較を行う。書き込ま れたパターンが読み取られたパターンと一致しない場 合、第1のタイプの欠陥が見つかったことになる。次 に、テスターは、そのメモリ装置および他のメモリ装置 の他の全領域を読み取り、これらの領域の既知状態が変 化したか否かを確かめる。既知状態に変化があれば第2 のタイプの欠陥が見つかったことになる。次に、テスタ 一は、問題となる領域に別のパターンを書き込む。一般 に、第1のパターンはチェッカーボードパターン (例え ば、010101…)になり、第2のパターンは相補チ ェッカーボードパターン (例えば、101010…)に なる。次に、第2のパターンをリードバック (read bac k) して比較を行い、第2のパターンが適正に記憶され たか否かが確認される。そのメモリ装置および他のメモ リ装置の他の全領域をもう一度検査して、第2のパター ンの記憶によって、これらの領域の既知状態に変化がな かったことが確認される。第1のチップの問題となる第 1の領域に対してテストされると、問題となる新たな領 域の選択を行い、第1のチップ全体のテストが済むまで 上述のテストプロセスが繰り返される。そして、他のチ

【0007】メモリ装置のバウンダリスキャンを実施す る他の方法では、接続テストアクセスグループ (JTA G) バウンダリスキャンピンおよび回路要素を各チップ に追加する。JTAGバウンダリスキャンは、当該従来 技術において周知である。JTAGバウンダリスキャン においては、テスト回路要素および予備のJTAGピン が各チップに追加される。次に、各チップのJTAGピ ンが直列に接続され、一連のコマンドがJTAGピンを 介して基板上のチップのテスト回路要素に送られ、デー タのリードバックが行われ、内部接続が適正に実施され 10 たか否かの確認が行われる。なお、JTAGバウンダリ スキャンの詳細については、IEEE1149.1規格 (IEEE Press, 1992) において知ること が可能である。

【0008】JTAGテストを含むバウンダリスキャン テストがうまく機能すれば集積回路の全体的な接続性が 判定されるが、このテスト方法は、チップ製造プロセス 中に適用することができない。チップの接続性のテスト は、例えば、VLSI回路に組み込む前に、欠陥を有す る可能性のあるチップを識別するために重要である。さ らに、チップ製造中は、単純かつ迅速に実行されるチッ プテスト方法が望まれる。また、この方法は、チップに 複雑なテスト論理部を追加する必要のないことが望まし

#### [0009]

【発明が解決しようとする課題】本発明は、集積回路の コンポーネントまたはチップにおける双方向性パッドの 接続性をテストするための技術を提供することを目的と している。

## [0010]

【課題を解決するための手段】チップは、多くのピンま たは脚を備えることが可能であり、各ピンまたは脚には 関連パッドがある。今日では、単一方向性パッドとは対 照的に、双方向性パッドを備えたチップおよびコンポー ネントの製造がますます多くなっている。したがって、 チップ上には多くの双方向性パッドが設けられており、 チップ製造および回路基板の組立中に、これらのパッド のそれぞれをテストすることが可能である。

【0011】一般に、双方向性パッドは、入力パッドま たは出力パッドのいずれかになるように構成するか、振 40 り当てることが可能である。以下に説明するテスト方法 は、さまざまなコンポーネント、ピンおよびパッドに利 用可能であるが、複数の双方向性パッドのテストにとっ ても理想的なものである。すなわち、該テスト方法は、 隣接する双方向性パッドを利用してテストを実施する双 方向性パッドのテストにとって理想的なものである。テ ストを受ける双方向性パッドのそれぞれは、隣接する双 方向性パッドと対をなし、デジタル論理コンポーネント によって隣接する双方向性パッドと接続される。このよ うにして、パッドの1つ、すなわち入力パッドまたは受 50 タおよびマルチプレクサである。

信パッドに信号を与えて、出力パッドの働きをする接続 された隣接パッドに転送することが可能になる。次に、 もう1つのパッド、すなわち出力パッドからの出力とし て信号を読み取り、テストまたは検知することが可能に なる。

【0012】チップの双方向性パッドは、対をなすよう にグループ化され、「ODD」および「EVEN」双方 向性パッドとして分類することが可能である。チップの コア論理部として有することが可能な出力許可回路(ou tput enable circuit) によって、パッドが通常モード またはテストモードのいずれで動作することになるかが 判定される。

【0013】チップをテストするため、テスト信号がチ ップの接続部に与えられる。テスト信号は、例えば、チ ップテスターまたは同様の装置によって与えられる。こ うしたチップテスターは、当該技術分野において周知で ある。チップテスターはチップに結合されており、EV ENモードまたはODDモードのいずれかでチップのテ ストを行うようにプログラム可能である。例えば、所望 のテスト信号および予測される出力信号は、チップテス ターにプログラム可能である。チップテスターによって 必要なテスト信号が生じ、結果の読み出しが可能にな る。結果として生じる出力信号に関連したデータは、例 えば、標準的なコンピュータによるプリントアウトによ って記録可能である。そのデータは、双方向性パッドの どちらによって予測された出力かを表示し、どちらによ って予測された出力が生じなかったかを表示する。欠陥 のあるチップは廃棄することができ、また、テスト結果 を診断ツールとして利用して、問題が製造プロセスにあ 30 るか否かを判定することも可能である。

【0014】出力許可回路からの出力許可信号が"L(1 ow)"にセットされると、双方向性パッドはテストモー ドになり、例えば、ODD双方向性パッドに供給される 入力信号がEVEN双方向性パッドに転送される。した がって、この信号は、入力パッドから出力パッドへのパ ッド接続性を検査する信号をなす。したがって、チップ の各双方向性パッドは、入力方向と出力方向の両方で検 査することができる。

【0015】一般に、デジタル信号は、ピンまたはパッ ドのテストに利用されるが、1または0のデジタル信号 が"H (High)"または "L"になる。新規な方法の場 合、2つの隣接パッドがある問題のために互いに短絡し ないことを保証するため、入力パッドで受信する信号 が、例えば1から0に反転または変更されて、その後、 出力パッドに転送される。これは、例えばインバータを 利用して実施することができる。

【0016】ある実施形態では、隣接パッドを接続する デジタル論理コンポーネントまたはテスト論理コンポー ネントは、ORゲート、ANDゲート、2つのインバー

【0017】テスト論理部によって接続される1対の隣 接した双方向性パッドをテストするため、1 すなわち

"H"を示すデジタル信号が、パッドの一方、すなわち テストのための入力パッドに供給される。入力パッドが 1を受信した後、テスト論理部は、デジタル信号を1か ら0に反転または変更し、接続されている隣接した出力 パッドにデジタル信号(0)を送る。出力パッドは、デ ジタル信号(0)をその出力として送り出す。次に、0 の出力信号を読み取って供給されたデジタル信号入力 (1)と比較し、パッドがテストに合格したか否かの判 10

定が行われる。

【0018】各双方向性パッドは、文字どおり、入力パ ッドまたは出力パッドの働きをすることができ、各パッ ドは、入力パッドの働きをしている間に1度と、出力パ ッドの働きをしている間に1度の、2度にわたってテス トすることが可能である。この双方向性テストを実施す るため、各パッドの役割が逆転する。すなわち、出力パ ッドが入力パッドになり、入力パッドが出力パッドにな る。各テスト前に、テスト論理部が、各パッドを入力パ ッドまたは出力パッドとしての役割を設定し、構成し、 または通知する。

【0019】1対の隣接した双方向性パッドについてテ スト手順の説明を行うが、例えば、複数のパッドの場 合、各パッド対の一方のパッドは入力パッドとして構成 され、もう一方のパッドは出力パッドとして構成され る。テスト信号が入力パッドに送られ、返送信号が出力 パッドから読み取られる。テストの第2部分ではパッド の役割が逆転する。これらのテストは、EVENテスト およびODDテストとして定義される。

【0020】このテスト構成の利点は、接続性のテスト を容易かつ迅速に実施し、同時に、チップに配置する必 要のある予備ゲート数を最小限に抑えることができる点 にある。テストは、ウェーハ上でのチップの形成、ウェ ーハからのチップの切断、チップのパッケージング、お よびプリント回路基板へのチップの実装を含む、チップ 製造プロセスの任意の段階において完了可能である。テ ストは、チップを含むデバイスの動作中の任意の時点に 実施することも可能である。したがって、障害分析を補 助する診断ツールとして利用することができる。最後 に、このテスト構成は、テスト回路要素に関連した余分 40 なインピーダンスが最小限に抑えられるので、チップの 動作タイミングにほとんど影響がない。

【0021】本発明の他の目的、特徴および利点につい ては、添付の図面および下記の詳細な説明から明らかに なるであろう。

# [0022]

【発明の実施の形態】図1には、双方向性パッドの入力 /出力テストの実施を可能にするように設計された、集 積回路のコンポーネント、すなわちチップが示されてい る。チップ100には、機能的に双方向性の入力/出力 50 ト信号の一部として利用される。集積回路デバイスのテ

(I/O) パッド (以下、双方向性パッドと称す) 11 OA~110C, 111A~111Cと、コア論理部1 01とが含まれている。これらの双方向性パッド110 A~110C, 111A~111Cは、チップ100外 から受信した信号をコア論理部101のコンポーネント によって処理可能であり、コア論理部101によって発 生した信号をチップ100から送り出すことができるの で、機能的に双方向性である。双方向性パッド110A ~110C, 111A~111Cは、双方向性パッド1 10 Aおよび111 Aのように対をなすように構成され ている。図1には、全部で3つの双方向性パッド対が示 されているが、チップ100は図1に示した構成に制限 されるわけではなく、追加の双方向性パッドを取り付け ることもできる。双方向性パッドを対にする構成は任意 であり、隣接する双方向性パッドを対とすることは、こ の構成の単なる一例でしかない。最後に、双方向性パッ ド以外のパッド(すなわち、電力パッドおよび接地パッ ド等)をテストすることはできない。

【0023】双方向性パッド110A~110Cは、そ 20 れぞれ信号経路104~106を介して接続部112A ~112Cに接続されている。プリント回路基板に取り 付けられるチップの場合、接続部112A~112C は、例えばピンとされる。また、双方向性パッド111 A~111Cは、それぞれ信号経路107~109を介 して接続部113A~113Cに接続されている。さら に、双方向性パッド110A~110C, 111A~1 11Cは、それぞれ信号経路121を介してデジタルテ スト論理部 (以下、テスト論理部と称す) 120に接続 されている。テスト論理部120は、コア論理部101 30 に結合されている。

【0024】図1には、コア論理部101に共に配置さ れたテスト論理部120が示されている。テスト論理部 120は、チップ100の周辺における双方向性パッド 110A~110Cおよび111A~111Cにすぐ隣 接した領域に、全体または一部を取り付けることも可能 である。

【0025】通常の動作の場合、双方向性パッド110 A~110Cおよび111Aおよび111Cは、双方向 モードで動作可能である。すなわち、双方向性パッド1 10A~110Cおよび111A~111Cは、コア論 理部101の機能に従って、入力パッドと出力パッドと の両方として接続可能である。通常モードによる動作の 場合、テスト論理部120は双方向性パッドから切り離 すことが可能であるため、チップ100の動作に対して 影響を及ぼすことはほとんどない。

【0026】チップテスターにプログラミングを施すこ とによって決定することが可能なテストモードにおい て、例えば、双方向性パッド110Aに入力される信号 が、双方向性パッド111Aの接続性をテストするテス

ストに利用するためのチップテスターおよび技術は周知であり、本明細書では解説しない。本実施形態における接続部112Aから入力され、信号経路104を介して双方向性パッド110Aに送られる信号は、双方向性パッド111Aのテスト論理部120に送られ、接続部113Aから読み出され得る。同様に、接続部113Aの信号は、双方向性パッド110Aのテストに有効である。こうしてオンチップ回路をあまり追加せずに、各双方向性パッドの入力接続部と出力接続部の両方の接続性についてテストすることが可能になる。

【0027】図2は、チップ100に搭載された入力/出力テストシステムの主要なコンポーネントを示すブロック構成図である。この入力/出力テストシステムは、信号経路104,107および接続部112A,113 Aをそれぞれ備えた双方向性パッド110A,111Aを有している。信号経路121を介してコア論理部101に結合された制御モジュール140が、双方向性パッド110Aを入力パッドまたは出力パッドとして構成する働きをする。同様に、制御モジュール150は、双方向性パッド111Aを入力パッドまたは出力パッドとして構成する働きをする。

【0028】セレクタモジュール160は、コア論理部101からの出力信号01および隣接する双方向性パッド111Aからの信号S2を受信する。セレクタモジュール160は、信号S2を反転して反転信号S2´を発生し、反転信号S2´または出力信号01のいずれかを双方向性パッド110Aに供給する働きをする。反転信号S2´が双方向性パッド110Aに供給される場合、反転信号S2´は信号経路104で読み出される。

【0029】セレクタモジュール170は、セレクタモ 30 ジュール160と同様に、反転出力S1′または出力信 号02を信号経路107に送り出す働きをする。

【0030】図2にも示されているように、信号S2, S1は、それぞれ入力信号I2, I1としてコア論理部 101に供給することが可能である。

【0031】図3は、個々のコンポーネントをより詳細に示す入力/出力テストシステムの論理回路図である。図3では、双方向性パッド110A,111Aが対として構成されている。例えば、プリント回路基板に取り付けられるとき、各双方向性パッド110A,111Aは、それぞれ信号経路104および接続部112Aと、信号経路107および接続部113Aとを介して、DRAM(図示せず)のようなオフチップコンポーネントに接続され得る。したがって、信号経路104は双方向性パッド110Aへの/からの信号S1を伝送し、信号経路107は双方向性パッド111Aへの/からの信号S2を伝送する。なお、双方向性パッド110Aには、出力ドライバ205および受信器206が含まれる。

【0032】双方向性パッド110Aには、テスト論理 部120のコンポーネントが結合されている。 すなわ 2

ち、ORゲート200、ANDゲート202およびイン バータ201が、双方向性パッド110Aの出力ドライ バ205に結合されている。また、出力ドライバ205 には、マルチプレクサ (MUX) 204も結合されている。MUX204は、出力信号01、第1のテスト信号 すなわちEVENテスト信号 (図中、EVENと示されている) 208、およびインバータ203の出力を受信する。受信器206は、コア論理部101に入力信号 I を供給する。

10 【0033】ORゲート200は、出力許可信号OE1 およびEVENテスト信号208を受信する。インバー タ201は、第2のテスト信号すなわちODDテスト信 号(図中、ODDと示されている)209を受信する。 ANDゲート202は、インバータ201の出力および ORゲート200の出力を受信する。

【0034】双方向性パッド111Aには、出力ドライ バ215および受信器216が含まれている。また、双 方向性パッド111Aに関連したテスト論理部120に は、ORゲート210、インバータ211およびAND ゲート212が含まれている。また、デジタルテスト論 理回路120には、インバータ213およびMUX21 4も含まれている。図3に示すように、インバータ21 3は、双方向性パッド110Aの受信器206から信号 S1を受信する。受信器206からの信号S1は、イン バータ213によって反転され(S1')、MUX21 4に供給される。また、MUX214には、出力信号O 2およびODDテスト信号209も供給される。MUX 214の出力は、出力ドライバ215に供給される。信 号経路107によって双方向性パッド111Aに入力さ れる信号(例えば、信号S2)は、受信器216を通過 して、入力信号 I 2としてコア論理部101に供給され る。受信器216からの信号S2は、インバータ203 の入力にも供給され、そこで反転されて(S2')、M UX204に供給される。

【0035】ORゲート210は、出力許可信号OE2 およびODDテスト信号209を受信する。ORゲート 210の出力は、ANDゲート212の入力に供給され る。EVENテスト信号208は、インバータ211に 供給され、そこで反転されて(208′)、ANDゲー りと12に供給される。次に、ANDゲート212の出 力は、出力ドライバ215に供給される。

【0036】ある実施形態では、チップ100上の全てのI/Oパッドが、機能的に双方向性パッドである。チップ100は、少なくとも3つのモード、すなわち通常モード、ODDモードおよびEVENモードで動作可能である。通常動作の一例では、双方向性パッド110Aに、コア論理部101に対する入力信号I1(S1)が接続部112Aから送り込まれ、出力信号O1(S1)が接続部112Aに送られ、出力許可信号OE1によって出力信号O1(S1)を接続部112Aに接続するか

否かの制御が行われる、「ODD」双方向性パッドであ る。双方向性パッド111Aは、コア論理部101に対 する入力信号 I 2 (S2)が接続部113Aから送り込 まれ、出力信号〇2(S2)が接続部113Aに送ら れ、出力許可信号OE2によって出力信号O2(S2) を接続部113Aに接続するか否かの制御が行われる、 「EVEN」双方向性パッドに相当する。通常モードで 動作する場合、出力許可信号OE1は、セットされる と、双方向性パッド110Aが出力パッドの働きをして いることを表示し、出力許可信号OE2は、セットされ 10 ると、双方向性パッド1/11Aが、出力パッドの働きを していることを表示する。すなわち、通常モードの場 合、出力信号O1, O2は、それぞれの出力許可信号O E1, OE2がセットされると、信号S1, S2を駆動 する。例えば、出力許可信号OE1がセットされると、 ORゲート200の出力が1 ("H") になり、AND ゲート202の出力が1 ( "H") になり、出力ドライ バ205には、信号経路104を介してMUX204か ら接続部112Aに出力信号O1(S1)を供給するよ うに、バイアスが加えられる。したがって、出力許可信 20 号OE1によって、双方向性パッド110Aにおける信 号の方向(出力または入力)が決定される。同様に、出 力許可信号OE2によって、双方向性パッド111Aに おける信号の方向(出力または入力)が決定される。 【0037】次に、図3を参照して、テストモードの動 作について説明を行う。上述のように、双方向性パッド の接続性をテストするには、2つのテストモードが利用 可能である。EVENモードの場合、EVENテスト信 号208は1 ( "H") であり、全てのEVEN双方向 性パッドが入力パッドの働きをする。また、全てのOD 30 るので、反転信号S2′は接続部112Aにおいて読み D双方向性パッドは出力パッドの働きをする。 このと き、EVEN双方向性パッドにおける入力信号の値は、 反転され、ODD双方向性パッドに出力される。 【0038】ODDモードの場合、ODDテスト信号2 09は1 ("H")であり、全てのODD双方向性パッ ドが入力パッドの働きをする。また、全てのEVEN双 方向性パッドは出力パッドの働きをする。このとき、O DD双方向性パッドにおける入力信号の値は、反転さ れ、EVEN双方向性パッドに出力される。図3に示す ように、双方向性パッド110AはODDパッドであ り、双方向性パッド111AはEVENパッドである。 【0039】EVENモードの場合、双方向性パッド1 10 Aは出力パッドの働きをし、双方向性パッド111 Aは入力パッドの働きをする。出力許可信号OE1は "L"すなわち0であり、EVENテスト信号208は "H"すなわち1である。このとき、ORゲート200 に出力許可信号OE1およびEVENテスト信号208 が入力されると、ORゲート200から1すなわち "H"の出力が生じることになる。また、インバータ2

01において、ODDテスト信号は "L"すなわち0で

ある。インバータ201は、ODDテスト信号209を 1すなわち "H"に反転する。ANDゲート202に対 する入力は、反転されたODDテスト信号209<sup>°</sup> ( "H")、およびORゲート200からの "H"の出力 信号である。したがって、ANDゲート202の出力は "H"すなわち1になる。ANDゲート202の出力は 出力ドライバ205に送られ、双方向性パッド110A は出力パッドの働きをすることになる。

1.0

【0040】ORゲート210は、2つの入力、すなわ ち "L"すなわち 0 の出力許可信号 O E 2 、および "L" すなわち0のODDテスト信号209を受信する。した がって、ORゲート210の出力は "L"すなわち0に なる。EVENテスト信号208 ("H"すなわち1) は、インバータ211によって反転され、ANDゲート 212に送られる。ANDゲート212は、ORゲート 210およびインバータ211から "L"すなわち0の 入力を受信し、"L"すなわち0の信号を出力ドライバ 215に出力する。出力ドライバ215は起動されず、 双方向性パッド111Aは入力パッドとして構成され る。

【0041】EVENモードの場合、MUX204は、 テスト信号を双方向性パッド110Aに送る働きをす る。すなわち、MUX204は、"L"すなわち0の入 力信号〇1および反転信号S2′を受信する。反転信号 S2′は、双方向性パッド111Aに対する入力では信 号S1として入力され、インバータ203によって反転 される。反転信号S2、はMUX204に送られ、MU X204の出力は出力ドライバ205に結合される。双 方向性パッド110Aは出力パッドとして構成されてい 取られる。

【0042】ODDモードの場合、双方向性パッド11 1 Aは出力パッドの働きをする。すなわち、出力許可信 号OE2およびODDテスト信号209が、ORゲート 210に入力される。出力許可信号OE2は"L"すな わち0であり、ODDテスト信号209は "H"すなわ ち1である。したがって、ORゲート210の出力は "H"すなわち1になる。また、EVENテスト信号2 08は "L"すなわち0であり、インバータ211によ って反転される。ANDゲート212は、ORゲート2 10の "H"の出力、および反転された ("H"すなわち 1の) EVENテスト信号208′を受信する。したが って、ANDゲート212の出力は "H"すなわち1に なる。次に、出力ドライバ215はANDゲート212 の出力を受信する。このように、双方向性パッド111 Aは出力パッドとして構成される。

【0043】双方向性パッド110Aに戻ると、出力許 可信号OE1およびEVENテスト信号208は両方と も "L"であり、したがって、ORゲート200の出力 50 は "L"すなわちOになる。ODDテスト信号209は

インバータ201によって反転され、ANDゲート202の出力は"L"になる。次に、ANDゲートからの"L"または0の出力信号は、出力ドライバ205に送られる。このように、双方向性パッド110Aは入力パッドとして構成される。

【0044】ODDモードの場合、MUX214はテスト信号をパッド11Aに送る働きをする。すなわち、MUX214は、"L"であり反転信号S1′である出力許可信号OE2を受信する。反転信号S1′は、双方向性パッド110Aに対する入力では信号S1として入力され、インバータ213によって反転される。反転信号S1′はMUX214に送られ、MUX214の出力は出力ドライバ215に結合される。双方向性パッド111Aは出力パッドとして構成されているので、反転信号S1′は接続部113Aにおいて読み取られる。

【0045】図4は、図3に示す入力/出力テストシステムの動作を示すフローチャートである。図4において、プロセスはステップS300から開始される。まず、ステップS305では、この入力/出力テストシステムを動作させる。次に、ステップ310では、チップ100の入力パッドおよび出力パッドがパッド対として指定される。なお、隣接パッドがパッド対として指定されるのが望ましい。図3に示す例の場合、双方向性パッド110A、111Aがパッド対として指定されている。次に、ステップ320では、信号S2が双方向性パッド111Aの入力(信号経路107)に供給される。次に、信号S2は、(入力信号I2として)コア論理部101およびインバータ203に経路指定される。

【0046】次に、ステップS330では、信号S2がインバータ203によって反転され、反転信号S2′となる。次に、ステップS340では、反転信号S2′は双方向性パッド110Aの出力ドライバ205に入力される。出力ドライバ205は、ANDゲート202によるバイアスが加えられて出力信号、すなわち反転信号S2′を出力して、信号経路104に送る。次に、ステップS350では、反転信号S2′が信号経路104において読み取られる。最後に、プロセスはステップS360に移って終了する。

【0047】上述のプロセスでは、信号S2がパッド対の一方のパッドに供給された場合の、1つのパッド対の 40 テストについて説明した。しかし、チップ100上の全てのパッド対を同時にテストすることも可能である。さらに、全てのパッド対を両方向においてテストすることも可能である。すなわち、テストを完全なものにするため、双方向性パッド110Aの入力に信号S1を加え、双方向性パッド111Aの信号経路107から反転信号S1、を読み出すことが可能である。また、この二方向のパッド対のテストは、全てのパッド対に同時に実施することが可能である。

【0048】他の実施形態として、1つ以上のパッドを 50 入力信号 I 1用の入力信号ラインの部分を、省略するこ

1.2

入力専用または出力専用のパッドとしても良い。例え ば、双方向性パッド110Aを、双方向性ではなく、機 能的に入力パッド専用として構成し、双方向性パッド1 11Aを、機能的に双方向性パッドのままとする。すな わち、通常動作の場合、接続部112Aにおける信号S 1は入力専用である。双方向性パッド110Aは、例え ば、キーボードからの入力を受信するために用いる場 合、機能的に入力パッドとして構成することができる。 【0049】1つ以上のパッドを機能的に入力専用また は出力専用のパッドとして設計する場合、回路をさらに 単純化できる。例えば、双方向性パッド110Aが機能 的に入力パッド専用として利用される場合、出力許可信 号OE1は必ずOになる。また、EVENテスト信号2 08は "H"または "L"になる。したがって、ORゲー ト200を省略できる。ここで双方向性パッド110A は、機能的に入力パッド専用であるため出力信号01は なく、MUX204に出力信号を選択させる必要がな い。したがって、MUX204を省略でき、双方向性パ ッド111Aからの信号S2は、インバータ203に送 られてそこで反転される。反転信号S2′は出力ドライ バ205に送られる。ANDゲート202の出力が "H"であれば、出力ドライバ205は反転信号S27 を出力する。テストがEVENモードの場合、ANDゲ ートの出力は "H"になる。すなわち、EVENテスト 信号208が "H"で、ODDテスト信号209は "L" になる。 ODDテスト信号209はインバータ201に よって反転される。また、EVENテスト信号208お よび反転ODDテスト信号209′が両方とも "H"の ため、ANDゲートの出力は "H"すなわち1になる。 【0050】また、別の実施形態では、双方向性パッド 110Aを出力専用のパッドとして構成し、双方向性パ ッド111Aは機能的に双方向性パッドのままとしても 良い。したがって、通常動作の場合、信号S1は出力専 用である。この構成は、パッド110Aが、例えば発光 ダイオード(LED)に接続されている場合に用いるこ とができる。

とかできる。
【0051】該実施形態の場合、出力許可信号OE1は必ず"H"すなわち1になる。したがって、ORゲート200を省略できる。また、ANDゲート202は必ず入力としてOE1信号(必ず、1)および反転ODDテスト信号209′を受信するので、ANDゲート202も省くことができる。反転ODDテスト信号209′は、出力ドライバ205に直接送られる。したがって、パッド110Aは、EVENテストモードの場合には出力パッドになり、ODDテストモードの場合には入力パッドになる。あた、MUX204は、インバータ203を介して双方向性パッド111Aから反転信号S2′を送り出すか、通常の出力信号O1を送り出す働きをする。なお、インバータ213に対する接続点より後の、スカーにより、ACC の またにより、ACC の またによります。 なお、インバータ213に対する接続点より後の、スカーにより、ACC の またにより、ACC の

とができる。

【0052】図5および図6には、それぞれ、パッドが機能的に入力パッドおよび出力パッドとして構成される場合の、適用可能なテスト論理および機能コンポーネントの構成が示されている。図5では、双方向性パッド111Aは図3に示すものと同じである。パッド対の第2のパッドであるパッド110Dは、機能的に入力パッド専用として構成されている。パッド110Dには出力ドライバ225および受信器226が含まれており、信号経路105を介してオフチップコンポーネントに結合されている。また、パッド110Dは、インバータ223を介して双方向性パッド111Aに接続されている。なお、パッド110Dのテスト論理部には、図示しないANDゲート(222)およびインバータ(221)が含まれていても良い。

【0053】図5に示すパッド対のテスト時には、EV ENテスト信号208は "H"にセットされ、ODDテ スト信号209は "L"にセットされる。ANDゲート からの出力は "H"になり、出力ドライバは反転信号S 2'を接続部112Bに送るように構成される。

【0054】図6では、双方向性パッド111Aは図3 に示すものと同じである。パッド対の第2のパッドであ るパッド110Eは、出力パッド専用として構成されて いる。パッド110Eには出力ドライバ235および受 信器236が含まれており、信号経路106を介してオ フチップコンポーネントに結合されている。また、パッ ド110Eのテスト論理部には、ODDテスト信号20 9を受信するインバータ231、双方向性パッド111 Aから信号S2を受信するインバータ233、およびM UX234が含まれている。MUX234は、反転信号 30 S2′および出力信号O1を受信する。EVENモード の場合、MUX234は、反転信号S2′を出力ドライ バ235および信号経路106に送るように選択する。 すなわち、ODDテスト信号209は "L"すなわち0 であり、インバータ231によって反転される。したが って、出力ドライバ235は、反転信号S2′を信号経 路106に送るように構成される。

【0055】以上説明した実施形態によれば、上述のテスト構成によって、チップ上の全てのI/Oパッドの入力側および出力側を容易かつ迅速にテストすることができる。このテストは、プリント回路基板(PCB)の製作中の任意の段階において実施可能である。例えば、チップにパターン形成を施した後、チップをウェーハから切断してパッケージングを施した後、またはPCBにチップを実装した後の段階において、パッドの接続性をテストすることができる。さらに、例えば、障害分析において動作中にPCBに障害が生じた場合に、パッドの接続性をテストすることもできる。

【0056】接続性をテストする必要のある論理コンポーネントは、パッドの近くに配置することができるた

14

め、通常、バウンダリスキャンテストに関係した長いトレースラインおよびクロスチップ接続は省略される。さらに、テストアーキテクチャは、例えばIEEE規格1149.1 (JTAG)によるバウンダリスキャンテストに必要とされるものより、はるかに単純である。したがって、テストアーキテクチャの単純化によって生じるチップに対する追加負荷、つまり回路タイミングに対する影響は取るに足らないものである。さらに、上述のテストアーキテクチャによって、チップ上における全パッドの入力側および出力側の両方のテストが可能になる。この特徴は、とりわけ、チップの製造およびPCBのアセンブリ中に、欠陥のあるコンポーネントを検出するのに重要である。

【0057】本発明の以上の説明は、例証および解説を目的として提示された。本発明を余すことなく説明しようとか、あるいは、開示の形態そのままに制限しようとするものではなく、上述の教示に鑑みて、他の修正および変更も可能である。この実施態様は、また、本発明の原理およびその実際の応用例を最も明確に説明し、他の当該技術者が、企図する特定の用途に適合する、さまざまな実施態様およびさまざまな修正態様において本発明を最も有効に利用できるようにするために、選択され、解説されている。

【0058】以下に本発明の実施の形態を説明する。 1. チップのパッドの接続性をテストする接続性テストシステムであって、パッド対として指定されている複数のパッドと、第1の入力および第1の出力を有するパッド対の第1のパッドに関連した第1のテスト論理部と、第2の入力および第2の出力を有するパッド対の第2のパッドに関連した第2のテスト論理部と、を備え、前記第1の入力が前記第2の出力に結合され、前記第2の入力が前記第1の出力に結合される接続性テストシスティ

【0059】2. 複数のパッドのそれぞれが双方向性パッドである上記1に記載の接続性テストシステム。

【0060】3. 複数のパッドのうちから選択されるパッドが入力パッドおよび出力パッドのいずれか一方である上記1に記載の接続性テストシステム。

【0061】4.複数のパッドがODDモードおよびE VENモードでテストされ、前記第1のパッドがODD パッドと指定され、前記第2のパッドがEVENパッド と指定される上記1に記載の接続性テストシステム。

【0062】5.複数のパッドの各パッドが出力ドライバと受信器とを有し、パッドに入力されるテスト信号が前記受信器によって受信され、該パッドから出力されるテスト信号が前記出力ドライバを介して送り出される上記4に記載の接続性テストシステム。

【0063】6. 前記出力ドライバの状態が出力許可信号とEVENおよびODDテスト信号との比較によって50 制御され、前記ODDパッドの出力ドライバは前記EV

. .

ENモードによるテスト時に出力状態に切り替えられ、前記EVENパッドの出力ドライバは前記ODDモードによるテスト時に出力状態に切り替えられる上記5に記載の接続性テストシステム。

【0064】7. 半導体素子のテスト装置であって、第1のデジタル論理部と、前記第1のデジタル論理部に結合された第1のパッドと、第2のデジタル論理部と、前記第2のデジタル論理部に結合された第2のパッドと、を備え、前記第1のパッドが、該第1のパッドから信号を送り出す働きをする第1の出力ドライバと、該第1のパッドで信号を受信する働きをする第1の受信器と、を有し、前記第2のパッドが、該第2のパッドから信号を送り出す働きをする第2の出力ドライバと、該第2のパッドで信号を受信する働きをする第2の受信器と、を有し、前記第2の受信器が前記第1の出力ドライバに結合され、前記第1の受信器が前記第2の出力ドライバに結合され、前記第1の受信器が前記第2の出力ドライバに結合されるテスト装置。

【0065】8. 前記第1のパッドおよび前記第2のパッドは機能的に双方向性のパッドである上記7に記載のテスト装置。

【0066】9. 前記第1のテスト論理部が、第1のORゲートと、前記第1のORゲートおよび前記第1の出力ドライバに結合された第1のANDゲートと、を備え、前記第1のORゲートが動作許可信号およびEVENテスト信号のいずれか一方を受信し、該EVENテスト信号によって、前記第1のANDゲートが、前記第1のパッドからの出力信号として前記第2のパッドから受信した入力信号を送り出すように、前記第1の出力ドライバを構成する上記8に記載のテスト装置。

【0067】10.前記第1のテスト論理部が、さらに、第1のインバータと、前記第1のインバータおよび前記第1の出力ドライバに結合されたマルチプレクサと、を有し、前記第1のインバータは前記入力信号を反転し、前記マルチプレクサは反転入力信号および出力信号のいずれか一方を前記第1の出力ドライバに送るように選択し、前記マルチプレクサは、EVENテストモードによる前記第1のパッドのテスト時に前記反転入力信号を選択する上記9に記載のテスト装置。

【0068】11.前記第2のテスト論理部が、第2のORゲートと、前記第2のORゲートおよび前記第2の出力ドライバに結合された第2のANDゲートと、を備え、前記第2のORゲートが動作許可信号およびODDテスト信号のいずれか一方を受信し、該ODDテスト信号によって、前記第2のANDゲートが、前記第2のパッドからの出力信号として前記第1のパッドから受信した入力信号を送り出すように、前記第2の出力ドライバを構成する上記8に記載のテスト装置。

【0069】12.前記第2のテスト論理部が、さら に、第2のインバータと、前記第2のインバータおよび 前記第2の出力ドライバに結合されたマルチプレクサ と、を有し、前記第2のインバータは前記入力信号を反転し、前記マルチプレクサは反転入力信号および出力信号のいずれか一方を前記第2の出力ドライバに送るように選択し、前記マルチプレクサは、ODDテストモードによる前記第1のパッドのテスト時に前記反転入力信号を選択する上記11に記載のテスト装置。

【0070】13. 前記第1のパッドが機能的に出力パッドであり、前記第2のパッドが機能的に双方向性パッドである上記7に記載のテスト装置。

【0071】14.前記第1のテスト論理部がODDテスト信号を受信するインバータを有し、EVENテストモードにある時、前記インバータは、前記ODDテスト信号を反転して、前記第1の出力ドライバが、前記第1のパッドからの出力信号として前記第2のパッドから受信した入力信号を送り出すように構成される上記13に記載のテスト装置。

【0072】15.前記第1のパッドが機能的に入力パッドであり、前記第2のパッドが機能的に双方向性パッドである上記7に記載のテスト装置。

0 【0073】16.前記第1のテスト論理部が、インバータと、前記インバータに結合されたANDゲートと、を有し、前記ANDゲートが反転ODDテスト信号およびEVENテスト信号を受信し、前記ANDゲートが、EVENテストモードによるテスト時に、"H"の出力を送り出し、該"H"の出力によって、前記第1の出力ドライバが、前記第1のパッドからの出力信号として前記第2のパッドから受信した入力信号を送り出す上記15に記載のテスト装置。

【0074】17.チップのパッドの入力および出力接 続性をテストする接続性テスト方法であって、2つのパッドのパッド対を指定するステップと、第1の入力信号 を前記パッド対の第1のパッドに供給するステップと、 前記第1の入力信号を反転して、第1の反転信号を発生 するステップと、前記パッド対の第2のパッドで前記第 1の反転信号を受信するステップと、前記第2のパッド の出力信号として前記第1の反転信号を読み取るステップと、を有する接続性テスト方法。

【0075】18.前記第1の入力信号を供給するステップが、前記パッド対をEVENテストモードに切り替えるステップと、第1のテスト信号および第2のテスト信号を前記第2のパッドに入力するステップと、を有し、前記第1のテスト信号および第2のテスト信号によって、前記第2のパッドが出力パッドとして構成される上記17に記載の接続性テスト方法。

【0076】19. 前記第2のパッドの出力信号と前記第1の入力信号とを比較するステップを有する上記17に記載の接続性テスト方法。

【0077】20. 前記第1の入力信号を反転するステップがインバータによって行われる上記17に記載の接 50 続性テスト方法。

【0078】21.前記第1の反転信号がマルチプレクサによって処理され、前記マルチプレクサが前記第1の反転信号および出力信号のいずれか一方を前記第2のパッドに送るように選択する上記17に記載の接続性テスト方法。

【0079】22.前記第2のパッドが、前記第1の反転信号および前記出力信号のいずれか一方を受信して、該受信信号を出力信号として送り出す出力ドライバを有する上記21に記載の接続性テスト方法。

【0080】23. 前記第1の入力信号が前記第1のパ 10 ッドが有する受信器で受信される上記17に記載の接続性テスト方法。

【0081】24. 前記チップは複数の指定されたバッド対を備え、当該接続性テスト方法が前記複数の指定されたバッド対の全てについて同時に完了する上記17に記載の接続性テスト方法。

【0083】26.前記チップは複数の指定されたパッド対を備え、当該接続性テスト方法が前記複数の指定さ 30れたパッド対の全てについて同時に完了する上記25に記載の接続性テスト方法。

【0084】27. 前記第1のパッドおよび前記第2のパッドが機能的に双方向性パッドである上記17に記載の接続性テスト方法。

【0085】28.前記第1のパッドが第1のデジタル 論理部を有し、該第1のデジタル論理部が、前記第1の パッドを出力パッドおよび入力パッドのいずれか一方と して構成するように、前記第1のテスト信号および前記 第2のテスト信号に処理を施し、前記第2のパッドが第 40 2のデジタル論理部を有し、該第2のデジタル論理部 が、前記第2のパッドを入力パッドおよび出力パッドの いずれか一方として構成するように、前記第1のテスト 信号および前記第2のテスト信号に処理を施す上記17 に記載の接続性テスト方法。 【0086】29. 前記第1のパッドが機能的に入力パッドおよび機能的に出力パッドのいずれか一方であり、前記第2のパッドが機能的に双方向性パッドである上記17に記載の接続性テスト方法。

#### [0087]

【発明の効果】以上説明したように、本発明によれば、 集積回路のコンポーネントまたはチップにおける双方向 性パッドの入力および出力の接続性を容易かつ迅速にテ ストするための技術を提供することができる。また、プ リント回路基板の製作中の任意の段階においてテストを 実施することができる。このため、チップの製造および プリント回路基板の組立中に、欠陥のあるコンポーネン トを検出することができる。

## 【図面の簡単な説明】

【図1】本発明の一実施形態に係る集積回路のコンポーネントまたはチップを示すブロック構成図である。

【図2】入力/出力テストシステムの主要なコンポーネントを示すブロック構成図である。

【図3】入力/出力テストシステムの論理回路図である。

【図4】図3の入力/出力テストシステムの動作を示す フローチャートである。

【図5】パッドが機能的に入力パッドとして構成された、本発明の他の実施形態に係るテストシステムを示す 論理回路図である。

【図6】バッドが機能的に出力パッドとして構成された、本発明の別の実施形態に係るテストシステムを示す 論理回路図である。

## 【符号の説明】

30 100 チップ

101 コア論理部

104~109, 121 信号経路

110A~110C, 111A~111C 双方向性パッド

112A~112C, 113A~113C 接続部

120 テスト論理部

140,150 制御モジュール

160,170 セレクタモジュール

200, 210 ORゲート


0 201, 203, 211, 213, 221, 231, 2 33 インバータ


202.212 ANDゲート

204, 214, 234 マルチプレクサ (MUX)

205, 215, 225, 235 出力ドライバ

206, 216, 226, 236 受信器





フロントページの続き

(72)発明者 リチャード・オーティス アメリカ合衆国 カリフォルニア州,ロー ズビル,プロビデンス・ウェイ 1291 (72)発明者 チェンミン・ザン アメリカ合衆国 コロラド州, フォート・ コリンズ, ライブ・オーク・コート 1213